한국연구재단

반복되는 영역 건너뛰기 본문 바로가기 상단메뉴 바로가기
통합검색

[원천기술개발사업 > 반도체설계검증인프라활성화사업]
사업내용
사업공지
Q&A
FAQ

사업목적

  • 반도체 설계 분야의 학부생‧대학원생에게 공공팹을 활용한 설계검증 서비스를 제공하고, CMOS 공정 장비 고도화 및 팹 연계 추진

기간 및 규모

  • ’23~’27(5년) / 총 470억원

사업내용

  • 반도체 설계분야 학부생‧대학원생 대상 ➀설계검증서비스 제공 및 ➁공공팹의 노후‧공백 장비 보강, ➂공공팹 연계 지원
  • - (설계검증서비스) 6인치 기반 500nm 노드 CMOS 공정을 통해 학생이 설계한 칩을 공정해주고, 직접 측정할 수 있는 기회를 제공
  • - (장비보강) 원활한 CMOS 공정 수행을 위한 공공팹의 노후‧공백장비 보강 추진
  • - (연계시스템) 대학팹의 서비스 정보를 전산시스템으로 연계하는 체계 구축‧지원
·

콘텐츠 관리

  • 담당부서
    반도체ㆍ디스플레이단
  • 담당자
    안성봉
  • 전화번호
    042-869-7867
콘텐츠 만족도평가
한국연구재단 연구자 회원이 한국연구재단 콘텐츠 내용을 평가하고 올바른 최신의 정보를 유지할 수 있도록 하였습니다.
여러분께서 주신 소중한 의견과 평가 결과는 앞으로 홈페이지 운영에 적극 반영이 될 수 있도록 하겠습니다.

지금 보고 계시는 화면의 정보와 사용 편의성에 만족하십니까?

5점 4점 3점 2점 1점
    개인정보 처리방침 자동이메일수집거부 윤리헌장 영상정보처리기기운영관리방침
    대전청사

    [34113] 대전광역시 유성구 가정로 201

    Tel. 042-869-6114 / Fax. 042-869-6777

    서울청사

    [06792] 서울특별시 서초구 헌릉로 25

    Tel. 02-3460-5500 / Fax. 02-3460-5519

    Copyright (c) 2016 NRF. All rights reserved.
    youtube instagram

    한국연구재단

    모바일메뉴닫기
    LOGIN MYPAGE ENG
    통합검색

    한국연구재단

    전체메뉴닫기